LC 滤波器阻尼设计：R_d–C_d 支路怎么取值

L 和 C 在 f0 = 1/(2π√(LC)) 处来回交换能量，能把这部分能量消耗掉的只有电阻。判断电阻大小的标尺是 Z0 = √(L/C)：串联电阻远小于 Z0 时才算小；并联电阻则要远大于 Z0，它的影响才算小。

谐振频率与特征阻抗

f0 = 1 / (2π√(LC)), Z0 = √(L/C)

带电阻负载的输出滤波器

Q ≈ R_load / Z0

只有串联损耗

Q ≈ Z0 / (DCR + ESR)

两者同时存在

1/Q ≈ Z0/R_load + (DCR + ESR)/Z0

无阻尼时的输出阻抗峰值

|Z_o|,peak ≈ Q · Z0

如今的元件反而让问题更突出。陶瓷电容的 ESR 只有几毫欧，好电感的 DCR 也很小，滤波器做得越好，Q 反而越高。本例中 Z0 = 1 Ω，DCR + ESR = 30 mΩ，空载时 Q = 33。接 1 Ω 负载，这个滤波器的谐振会被完全压平；接 100 Ω 负载，则几乎没有影响。

闭环调节良好的变换器吸收的是恒定功率：输入电压升高，输入电流就下降。因此在环路带宽以内，它表现为一个负电阻 R_in = −V²/P，12 V、20 W 时为 −7.2 Ω。并在滤波电容两端的负电阻不但不消耗谐振能量，反而往谐振里注入能量。

在本例中，正阻尼为 (DCR + ESR)/Z0 = 0.03，负阻尼项为 Z0/|R_in| = 0.139。两者相加为负，滤波器就成了振荡器。对这个线性电路做时域仿真，一个小扰动每过一个 0.4 ms 窗口就放大约 9 倍。

Middlebrook 在 1976 年把这一点归纳为一条阻抗判据：只要滤波器的输出阻抗在所有频率上都远低于变换器的输入阻抗，加入输入滤波器后环路增益就几乎不变。严格来说，由于开环输入阻抗也有影响，比较的对象是变换器的两个阻抗 Z_N 和 Z_D。做初步检查时，拿 |Z_o| 和 |R_in| 比一比就能看出问题。本例峰值处的 33 Ω 远高于 7.2 Ω，超出约 4.6 倍，不满足判据。

负输入电阻只在稳压器的穿越频率以下成立，穿越频率以上的输入阻抗跟随开环功率级。由恒功率直线得出的裕量不能直接当真，应先用仿真或注入法得到实际的 |Z_in| 曲线再下结论。

直接在 C 上并一只电阻，直流电压会让它白白耗电。给电阻串一只隔直电容 C_d，就能挡住直流，同时在 f0 处让电阻照常起作用。这样一来，要选的只有电容比 n = C_d/C，最优 R_d 由它唯一确定。R_d 太小，C_d 只是并到 C 上，在更低的频率处又出现一个无阻尼的谐振；R_d 太大，支路相当于断开，原来的峰值原样保留。最优值介于两者之间。

电容比

C_d = n · C

最优电阻

R_d,opt = Z0 · √( (2 + n)(4 + 3n) / (2n²(4 + n)) )

对应的峰值

|Z_o|,peak = Z0 · √(2(2 + n)) / n

这些是 Erickson 针对该电路给出的结果。在不计 DCR 和 ESR 的情况下对 |Z_o(f)| 做数值扫描，n = 1、2、4、8 时与峰值公式的偏差都在 0.0001 % 以内。

n = 1

R_d = 1.449·Z0, 峰值 = 2.449·Z0

n = 2

R_d = 0.913·Z0, 峰值 = 1.414·Z0

n = 4

R_d = 0.612·Z0, 峰值 = 0.866·Z0

n = 8

R_d = 0.427·Z0, 峰值 = 0.559·Z0

拖动滑块，可以看出两点。第一，从 n = 4 加到 n = 8，电容翻了一倍，峰值却只降低三分之一，收益递减得很快。第二，R_d 在最优点附近容差较大，但并不平坦：n = 4 时，取最优 R_d 的一半，峰值为 1.18·Z0；取两倍，峰值为 1.29·Z0。不过两者都远好于完全不加阻尼。

1. 1L = 10 µH、C = 10 µF，得 Z0 = 1 Ω，f0 = 15.9 kHz。DCR = 20 mΩ、ESR = 10 mΩ 时，Q = 33，峰值为 33.3 Ω。
2. 2变换器在 12 V 下吸收 20 W，因此 |R_in| = 7.2 Ω。峰值要远低于这个值，这里留出约 8 倍，裕量就很充足。
3. 3取 n = 4，则 C_d = 40 µF，R_d = 0.612 Ω。如果要用 E96 标准值，取 0.62 Ω。
4. 4公式给出的峰值为 0.866 Ω。计入 DCR 和 ESR 后，数值扫描得到 0.824 Ω，略低一些，因为这些电阻本身也在提供阻尼。
5. 5用仿真验证：同样的扰动，不加阻尼时不断增长，现在在同样两个窗口之间衰减了四个数量级以上。
6. 6核算电阻。在 200 kHz 下，C 的容抗约 0.08 Ω，而支路为 0.61 Ω，所以只有约 13 % 的纹波电流流入支路。纹波为 1 A rms 时，流入约 0.13 A rms，损耗约 10 mW。启动时冲入 C_d 的浪涌电流往往才是更大的应力。

C_d 既不要求低 ESR，也不要求精度高，所以一般用便宜的电解电容或聚合物电容，而且很可能本来就要装这么一颗。如果它的 ESR 接近 R_d，可以省掉单独的电阻，但电解电容的 ESR 随温度和老化变化很大。请按最坏情况的 ESR 设计，纹波电流和寿命用电容寿命计算器核算。还要记住：电容组也必须扛得住浪涌电流，而且计算预充电时，C_d 要计入总电容。

支路在布局上要紧靠 C。支路的寄生电感与 R_d 串联，在 16 kHz 时影响不大，但谐振频率更高时，回路过长会削弱阻尼效果。陶瓷电容在直流偏压下容量会下降，计算 Z0 和 n 时要用降额后的 C，否则实际的最优点会偏离设计值。

如果放不下很大的 C_d，可以把一只电阻和第二个电感 L_b 串联，再并联在 L 上。L_b 在高频时把电阻隔开，所以开关频率附近的衰减比直接并电阻时损失得少；不过 L_b 此时与 L 并联导通，衰减多少还是会变差一些。对本例做数值扫描，L_b = L/4 = 2.5 µH 配约 0.61 Ω，可以得到与 n = 4 相同的 0.866 Ω 峰值。代价是多一个磁性元件，而且直流电流会按两条支路的电阻在 L 和 L_b 之间分配。

• 只按衰减量设计滤波器，从不画 |Z_o|。衰减曲线看起来没问题，阻抗峰值却可能把环路搞垮。
• 只在轻载下测试。满载、最低输入电压时 |R_in| = V²/P 最小，负电阻效应也最强。
• 指望陶瓷电容的 ESR 提供阻尼。几毫欧对上 1 Ω 左右的 Z0，几乎起不了作用。
• 把实验台上测得稳定当成定论。输入电压偏低、电解电容处于低温、电源线变短，都会改变裕量。

• R. W. Erickson, "Optimal single resistor damping of input filters," Proc. IEEE APEC 1999, pp. 1073–1079.
• R. D. Middlebrook, "Input filter considerations in design and application of switching regulators," IEEE IAS Annual Meeting, 1976.
• R. W. Erickson, D. Maksimović, "Fundamentals of Power Electronics," 2nd ed., Kluwer, 2001, ch. 10.