DC-DC 컨버터의 슬라이딩 모드 제어

인덕터 L, 출력 커패시터 C, 부하 R 인 동기 벅을 생각합니다. 첫 번째 상태로 전압 오차를, 두 번째 상태로 그 시간 미분을 씁니다. 오차의 미분은 부호와 크기만 다른 커패시터 전류이므로, 계산하지 않고 측정할 수 있습니다.

전압 오차

x1 = V_ref − v_o

그 미분

x2 = dx1/dt = −i_C / C = v_o/(R·C) − i_L/C

슬라이딩 면

s = α·x1 + x2

스위칭 규칙

s > 0 이면 u = 1, s < 0 이면 u = 0

상태가 s = 0 위에 머무르면 dx1/dt = −α·x1 이 되고, 오차는 시정수 1/α 로 지수 감소합니다. 이 식에는 컨버터 파라미터가 들어 있지 않습니다. 흔히 말하는 장점이 이것입니다. 면 위에서는 응답이 L, C, 부하가 아니라 제어기만으로 정해집니다. 다만 상태가 실제로 면 위에 머무를 때만 그렇고, 그것이 다음 문제입니다.

스위칭 규칙의 부호는 쉽게 확인됩니다. s 가 양수면 출력이 낮거나 떨어지는 중입니다. 스위치를 켜면 인덕터 전류가 오르고, 커패시터 전류가 오르고, x2 가 줄어 s 가 다시 내려옵니다.

두 가지가 성립해야 합니다. 컨버터가 출발할 수 있는 어느 상태에서든 상태가 면 쪽으로 움직여야 하고(도달 조건), 면에 닿은 뒤에는 두 스위치 상태가 양쪽에서 s 를 0 쪽으로 밀어야 합니다(존재 조건). 벅 방정식을 따라 s 를 미분하면 두 번째 조건을 간단히 쓸 수 있습니다.

s 의 변화율

ds/dt = (α − 1/(R·C))·x2 − (u·V_in − v_o)/(L·C)

등가 제어 (ds/dt = 0)

u_eq = [ v_o + L·C·(α − 1/(R·C))·x2 ] / V_in

슬라이딩이 존재하는 영역

0 < u_eq < 1

동작점 근처에서는 x2 가 거의 0 이고 u_eq 는 보통의 듀티 V_o/V_in 에 가깝습니다. 그래서 V_ref 가 0 과 V_in 사이에 있는 한 슬라이딩이 존재합니다. 동작점에서 멀리, 예를 들어 기동할 때는 x2 가 커서 u_eq 가 0~1 범위를 벗어날 수 있습니다. 그러면 상태가 면을 지나쳐 버리고, 스위치는 한 상태에 오래 머물며, 제어 규칙 어디에도 인덕터 전류를 막는 항이 없으니 전류가 계속 오릅니다. α 를 크게 하면 면이 가팔라져 이 현상이 심해집니다. 실제 설계에서는 소프트 스타트로 기준을 천천히 올리거나, 전류 제한을 넣거나, 둘 다 합니다.

시뮬레이션은 동기 벅을 0 V 에서 기동하고, 정착시킨 다음, 중간에 부하 저항을 절반으로 줄입니다. 위 그래프는 (x1, x2) 평면에서 본 기동 궤적이고 점선이 슬라이딩 면입니다. 아래 그래프는 시간에 따른 출력 전압과 인덕터 전류입니다. α 를 50000 이상으로 크게 넣어 기동 때 궤적이 면을 지나치는 모습을 보고, 두 구현 방식을 바꿔 가며 스위칭 주파수를 비교해 보세요.

모델: 이상 스위치, 동기 정류, ESR·DCR·감지 지연·전류 제한 없음, 10 ns 고정 간격 적분. PWM 모드는 u_eq 에 면으로 끌어오는 항 λ·s 를 더하며 λ 는 내부에서 고정합니다. 개념을 보여 주는 예시이지 참고 문헌의 제어기를 그대로 옮긴 것이 아닙니다. 실제 하드웨어에는 이 모델이 빼 놓은 지연과 기생 성분이 있으니 숫자는 경향으로 봐 주세요.

이상적인 슬라이딩 제어기는 무한히 빠르게 스위칭합니다. 실제 제어기는 s = 0 주변에 ±κ 의 히스테리시스 폭을 두고, 이 폭이 스위칭 주파수를 정합니다. 정상 상태 근처에서는 α·x1 항이 x2 에 비해 작아서 폭은 거의 커패시터 전류, 곧 인덕터 리플로 채워집니다.

폭이 정하는 리플

ΔI_L ≈ 2·κ·C

스위칭 주파수

f_sw ≈ V_o·(1 − V_o/V_in) / (L·ΔI_L)

차트 기본값(24 V → 12 V, 47 µH, ΔI = 1 A)이면 약 128 kHz 이고, 시뮬레이션도 몇 % 안에서 맞습니다. V_in 을 36 V 로 바꾸면 근사식은 약 170 kHz, 18 V 면 약 85 kHz 입니다. 부하를 바꾸면 거의 변하지 않는데, CCM 에서는 좋은 성질입니다. 아픈 쪽은 입력 전압 의존성입니다. 입력 필터, 자성 부품, EMI 여유가 모두 어떤 주파수를 기준으로 설계되는데, 그 주파수가 입력 범위에서 두 배씩 움직이기 때문입니다.

흔한 해결책은 식에서 바로 나옵니다. 측정한 V_in 과 V_o 로 폭을 계산해, 계산상 주파수가 일정하도록 만드는 것입니다. 이것이 적응형 히스테리시스 폭입니다. 정상 상태 주파수는 잡히지만 과도 상태에서는 여전히 움직이고, 폭 계산이 L 값에 의존하게 됩니다.

기계 시스템에서 채터링은 불연속 제어 때문에 생기는 골칫거리라 억눌러야 할 대상입니다. 컨버터에서는 불연속이 스위치 자체이므로, "채터링"은 곧 스위칭 리플이고 없앨 수 없습니다. 문제가 되는 것은 리플이 히스테리시스 폭이 말해 주는 것보다 커지거나 불규칙해지는 경우입니다.

• 지연. 비교기, 게이트 드라이버, 스위치가 반응하는 데 시간이 걸려 매 에지마다 s 가 폭을 넘어갑니다. 리플이 커지고 주파수는 근사식보다 낮아지며, 지연이 주기에서 차지하는 비율이 큰 고주파일수록 심합니다.
• x2 의 노이즈. 출력 전압을 미분하면 스위칭 노이즈가 커집니다. 커패시터 전류를 직접 재는 편(C 와 직렬인 감지 저항이나 전류 변성기)이 깨끗합니다. 출력에 전해나 폴리머 커패시터를 쓰면 ESR 에 걸리는 리플이 이미 커패시터 전류 모양이라, 히스테리시스형 리플 레귤레이터가 따로 감지 없이 동작하는 이유가 이것입니다.
• 비교기 떨림. 히스테리시스가 부족하면 에지 뒤의 링잉이 문턱을 다시 넘어 여러 번 전환됩니다. 에지마다 블랭킹을 두면 도움이 됩니다.

등가 제어 u_eq 는 평균적으로 ds/dt 를 0 으로 유지하는 듀티입니다. 이것을 보통의 PWM 변조기에 넣으면, 슬라이딩 면이 이득 안에 들어간 고정 주파수 제어기가 됩니다. Tan, Lai, Tse 는 벅, 부스트, 벅-부스트에 대해 이 방식을 자세히 정리했고, 이득 설계식과 PWM 형태의 존재 조건도 제시했습니다.

u_eq 만으로는 s 를 지금 있는 자리에 붙잡아 둘 뿐, 상태를 면으로 끌어오지는 않습니다. 차트는 이를 위해 λ·s 항을 더하고, 평균 s 는 λ 가 정하는 속도로 줄어듭니다. 이렇게 하면 제어기는 출력 전압과 커패시터 전류에 대한 상태 궤환 제어기와 비슷하게 동작합니다. 우연이 아닙니다. 면 s = α·x1 + x2 는 오차의 비례-미분 조합이고, 스위치를 평균 내면 제어기를 비선형으로 만들던 부분이 대부분 사라집니다.

디지털 구현에서 빠지기 쉬운 함정이 하나 있습니다. x2 를 매 주기 턴온 에지에서 한 번만 샘플하면 늘 인덕터 리플의 바닥에서 샘플하게 됩니다. 그러면 샘플이 리플 절반을 C 로 나눈 만큼 치우치고, 루프는 약 ΔI/(2·C·α) 의 전압 오차를 안고 정착합니다. 차트 기본값에서 100 kHz 로 돌리면 1 V 가 넘습니다. 차트는 직전 주기 동안 x2 를 평균 내서 이 치우침을 없앱니다. 온 구간 한가운데에서 샘플해도 같은 효과가 납니다.

벅은 스위치가 인덕터와 커패시터를 거쳐 출력을 곧바로 움직이므로 다루기 쉬운 경우입니다. 부스트나 벅-부스트에서는 듀티를 올리면 먼저 출력 쪽 에너지 공급이 줄었다가 나중에 늘어납니다. 평균 모델의 우반면 영점이 이것이고, 출력 전압 오차와 그 미분만으로 만든 면에서는 면 위의 운동이 불안정해집니다.

• 대신 인덕터 전류로 미끄러지게 합니다: s = i_L − I_ref, I_ref 는 느린 바깥 전압 루프가 만듭니다. 빠른 루프는 피크 또는 평균 전류 모드 제어처럼 동작하고, 바깥 루프는 보통의 선형 기법으로 설계합니다.
• 아니면 상태를 더 넣습니다. Tan, Lai, Tse 는 부스트의 PWM 기반 설계에서 전압 오차, 그 미분, 그 적분을 씁니다. 적분 항은 유한한 폭과 비이상 부품이 남기는 정상 상태 오차를 없앱니다.
• 어느 쪽이든 입력·부하 전 범위에서 존재 조건을 확인하세요. 부스트는 벅보다 조건이 까다롭고, 경부하나 입력 전압 양 끝에서 가장 먼저 깨집니다.

슬라이딩 모드 전압 제어는 부하에 크게 좌우되지 않는 빠른 대신호 응답을 주고, 히스테리시스 방식은 하드웨어가 아주 적게 듭니다. 감지 신호 몇 개, 합산 노드 하나, 비교기 하나면 됩니다. 그래서 POL 컨버터와 히스테리시스형 레귤레이터 IC 에서 볼 수 있습니다. 대가는 무언가로 붙잡지 않으면 움직이는 스위칭 주파수, 감지 지연과 노이즈에 대한 민감함, 그리고 대부분의 검토자가 기대하는 보드 선도로 설명하기 어려운 설계입니다.

이미 고정 주파수 디지털 제어를 쓰고 있다면 등가 제어 항이 들어간 PWM 형태가 대개 쉬운 길이고, 고전적인 방법으로 설계한 Type II·III 보상기와 바로 비교해 볼 수 있습니다. 벅 전압 루프 실험실에서는 같은 종류의 플랜트에 대한 선형 대안을 볼 수 있습니다.

1. 1α 는 LC 공진 각주파수의 몇 배 정도 아래, 스위칭 각주파수보다는 충분히 아래에서 시작하세요. 여기 기본값에서 LC 공진은 약 2.3 kHz 이고, α = 5000 s⁻¹ 이면 시정수는 200 µs 입니다.
2. 2원하는 리플로 폭을 정하고, 위 근사식으로 최소·최대 V_in 에서 주파수를 확인하세요.
3. 3실제 전류 제한을 넣은 상태로 기동과 단락 복귀를 시뮬레이션하세요. 도달 구간이 바로 거기에 있습니다.
4. 4실험대에서는 비교기 출력과 스위치 노드를 같이 보세요. 에지가 더 생기거나 주파수가 근사식보다 한참 낮으면 x2 경로의 지연이나 노이즈를 의심하면 됩니다.

• V. I. Utkin, "Variable structure systems with sliding modes," IEEE Transactions on Automatic Control, vol. AC-22, no. 2, pp. 212–222, 1977년 4월.
• R. Venkataramanan, A. Sabanovic, S. Ćuk, "Sliding mode control of DC-to-DC converters," Proc. IEEE IECON, 1985.
• S.-C. Tan, Y.-M. Lai, C. K. Tse, M. K. H. Cheung, "On the practical design of a sliding mode voltage controlled buck converter," IEEE Transactions on Power Electronics, vol. 20, no. 2, 2005.
• S.-C. Tan, Y.-M. Lai, C. K. Tse, "A unified approach to the design of PWM-based sliding-mode voltage controllers for basic DC-DC converters in continuous conduction mode," IEEE Transactions on Circuits and Systems I, vol. 53, no. 8, 2006.
• S.-C. Tan, Y.-M. Lai, C. K. Tse, Sliding Mode Control of Switching Power Converters: Techniques and Implementation, CRC Press.