k 팩터 방법으로 Type II 보상기 설계하기

흔히 쓰는 회로는 반전 오차 증폭기입니다. 출력 전압이 분압 상단 저항 R1을 거쳐 반전 입력으로 들어가고, 증폭기 출력에서 그 입력으로 돌아오는 궤환 회로는 R2와 C1의 직렬, 그리고 그 전체에 병렬로 붙은 C2입니다. 분압 하단 저항은 DC 동작점을 정하지만, 반전 입력이 가상 접지이므로 소신호 전달함수에는 나타나지 않습니다.

전달함수

Gc(s) = (1 + s·R2·C1) / [ s·R1·(C1 + C2) · (1 + s·R2·C1·C2 / (C1 + C2)) ]

영점

f_z = 1 / (2π · R2 · C1)

극점

f_p = (C1 + C2) / (2π · R2 · C1 · C2) ≈ 1 / (2π · R2 · C2) (C1 ≫ C2일 때)

저주파에서는 적분기 때문에 위상이 −90°입니다. 영점과 극점 사이에서 위상이 다시 올라가고, 두 주파수의 기하평균에서 최대가 됩니다. 이 최댓값이 위상 부스트입니다. 극점과 영점을 멀리 떨어뜨릴수록 부스트가 커지지만 90°에는 도달할 수 없고, 간격이 넓으면 고주파 이득도 올라가 스위칭 리플이 루프로 더 많이 들어옵니다.

피크 전류 모드 제어에서는 인덕터가 제어 전압으로 정해지는 전류원처럼 동작하므로, 전압 모드 벅의 LC 이중극점이 출력 커패시터와 부하가 만드는 저주파 단극점 하나로 바뀝니다. 스위칭 주파수보다 충분히 낮은 영역에서 잘 맞는 1차 모델은 다음과 같습니다.

제어-출력 이득

Gvc(s) = (R / Ri) · (1 + s·ESR·C) / (1 + s·R·C)

부하 극점

f_pl = 1 / (2π · R · C)

ESR 영점

f_esr = 1 / (2π · ESR · C)

R은 부하 저항, C는 출력 커패시턴스, Ri는 오차 증폭기 출력 기준의 전류 검출 이득(V/A)입니다. 많은 컨트롤러가 COMP 핀과 전류 비교기 사이에 내부 이득이나 분압을 두므로, Ri는 검출 저항 값만 보지 말고 데이터시트의 COMP-전류 트랜스컨덕턴스에서 구하세요. 부하 극점과 ESR 영점 사이에서는 플랜트 위상이 −90° 근처에 머무는데, 바로 Type II 보상기가 맞는 상황입니다.

이 모델은 전류 루프 샘플링 효과, 슬로프 보상의 세부 사항, 오차 증폭기 자체의 대역폭을 빼고 있습니다. 아래 인터랙티브 그래프에서 샘플링 효과를 더해 위상이 얼마나 줄어드는지 볼 수 있습니다.

이 방법은 영점을 크로스오버의 1/k 배, 극점을 k 배에 두어 최대 위상 부스트가 정확히 크로스오버에 오도록 합니다. 위의 Type II 전달함수에서는 fc에서의 플랜트 이득과 위상만 알면 아래 관계가 근사가 아니라 정확히 성립합니다.

1. 1크로스오버 주파수 fc를 정합니다. 피크 전류 모드에서는 fs/10 이하에서 시작하는 경우가 많고, 부하 극점보다는 충분히 높아야 합니다.
2. 2fc에서 플랜트를 계산합니다: 이득 |Gvc(fc)|와 위상 P(음수, 도).
3. 3위상 여유 PM(보통 45~60°)을 정하고 필요한 부스트를 구합니다: Boost = PM − P − 90°.
4. 4k = tan(Boost / 2 + 45°)를 계산합니다. 영점은 fc/k, 극점은 fc·k에 둡니다.
5. 5fc에서 루프 이득이 정확히 1이 되도록 보상기 이득은 G = 1 / |Gvc(fc)|여야 합니다.
6. 6R1을 고르고(분압 전류도 함께 정해짐) C2 = 1 / (2π·fc·G·R1·k), C1 = C2·(k² − 1), R2 = k / (2π·fc·C1)을 계산합니다.
7. 7표준값으로 반올림한 뒤, 반올림한 소자로 크로스오버와 위상 여유를 다시 확인합니다.

필요한 부스트

Boost = PM − P − 90°

k 팩터

k = tan(Boost / 2 + 45°)

소자값

C2 = 1 / (2π·fc·G·R1·k), C1 = C2·(k² − 1), R2 = k / (2π·fc·C1)

전력단이나 목표값을 바꾸면 소자값과 루프가 다시 계산됩니다. 확인 줄의 크로스오버와 위상 여유는 계산된 루프에서 직접 읽은 값이라, 단순 플랜트에서는 공식이 목표를 정확히 맞추는 것과, 스위칭 주파수 절반의 샘플링 극점을 넣으면 결과가 얼마나 달라지는지 함께 볼 수 있습니다.

1. 1전력단: R = 12 V / 5 A = 2.4 Ω, 세라믹 커패시터 C = 100 µF(ESR 합계 3 mΩ), Ri = 0.25 V/A, fs = 500 kHz. 부하 극점은 663 Hz, ESR 영점은 약 530 kHz입니다.
2. 2목표: fc = 40 kHz(fs/12.5), PM = 60°, R1 = 10 kΩ.
3. 340 kHz에서 플랜트: |Gvc| = 0.160(−15.9 dB), P = −84.7°.
4. 4Boost = 60° + 84.7° − 90° = 54.7°이므로 k = tan(72.4°) ≈ 3.15. 영점은 12.7 kHz, 극점은 126 kHz에 옵니다.
5. 5G = 1 / 0.160 ≈ 6.27. C2 = 1 / (2π · 40 kHz · 6.27 · 10 kΩ · 3.15) ≈ 20.2 pF, C1 = 20.2 pF · (3.15² − 1) ≈ 180 pF, R2 = 3.15 / (2π · 40 kHz · 180 pF) ≈ 69.7 kΩ.
6. 6표준값 R2 = 68 kΩ, C1 = 180 pF, C2 = 22 pF를 쓰면 계산된 루프는 약 38.8 kHz에서 교차하고 위상 여유는 58.6°입니다.
7. 7Q = 2/π인 샘플링 이중극점을 250 kHz에 더하면 같은 크로스오버에서 위상 여유가 약 45°로 떨어집니다. 여전히 쓸 만하지만, 종이 위의 60° 설계가 실제 보드에서는 60°가 아니라는 것을 보여 줍니다.

위 수치는 이 글의 모델로 수치 계산한 값입니다. 실제 컨버터 측정값과 비교하지는 않았고, Q = 2/π 샘플링 모델은 다음 절에서 설명하는 가정입니다.

• 전류 루프 샘플링: Ridley의 전류 모드 모델은 스위칭 주파수 절반에 이중극점을 더합니다. Q = 1 / (π · (m_c · D' − 0.5))이고, m_c는 슬로프 보상 계수, D' = 1 − D입니다. Q = 2/π는 m_c · D' = 1에 해당합니다. 슬로프 보상이 적으면 Q가 커지고 fc 근처 위상 손실도 커지므로, 사용하는 컨트롤러의 값으로 확인하세요.
• 오차 증폭기 대역폭: 이득-대역폭이 제한된 OP 앰프나 트랜스컨덕턴스 증폭기는 자체 극점을 더합니다. 이득-대역폭을 fp에서의 보상기 이득보다 충분히 높게 두거나, 모델에 포함하세요.
• 트랜스컨덕턴스(gm) 증폭기: 많은 집적 컨트롤러가 RC 회로를 궤환 경로가 아니라 COMP와 접지 사이에 둡니다. 극점·영점 개념은 같지만 이득 공식이 다르고, 분압비가 루프 이득에 들어갑니다.
• 포토커플러 궤환: TL431과 포토커플러를 쓰는 절연 전원에서는 포토커플러의 전류 전달비와 자체 극점이 루프를 바꾸고, 전형적인 회로에서는 LED 저항을 통한 두 번째 경로도 생깁니다. k 팩터 개념은 그대로 쓰지만 위의 소자 공식은 맞지 않습니다.
• 전압 모드 제어: 전압 모드 벅은 위상이 최대 −180°까지 떨어지는 LC 이중극점이 있어 Type II로는 회복할 수 없습니다. 영점 둘, 극점 둘인 Type III 보상기가 필요합니다.
• 공차와 동작점: 부하 극점은 부하 전류에 따라 움직이고, 세라믹 커패시터 용량은 DC 바이어스에서 줄어듭니다. 최소·최대 부하와 감소된 용량에서 여유를 다시 확인하세요.

• 검출 저항 값을 그대로 Ri로 쓰고 내부 전류 검출 증폭기 이득이나 COMP 분압을 빠뜨려, 크로스오버가 목표에서 몇 배나 벗어나는 경우.
• 크로스오버를 fs/2에 너무 가깝게 두어, 단순화한 플랜트가 더 이상 컨버터를 설명하지 못하는 영역에서 설계하는 경우.
• 세라믹 커패시터의 공칭 용량을 그대로 쓰고 실제 DC 바이어스에서의 값을 쓰지 않는 경우.
• 위상 여유를 설계 목표값에서 그대로 읽고, 반올림한 표준값으로 다시 계산하지 않는 경우. 가능하면 궤환 경로의 작은 저항 양단에 신호를 주입해 네트워크 분석기로 루프를 측정하세요.
• 높은 위상 여유를 위해 부스트를 지나치게 크게 잡는 경우. k가 커질수록 고주파 이득이 올라가 COMP 핀의 스위칭 리플이 PWM 비교기를 흔들 수 있습니다.

• H. D. Venable, "The K Factor: A New Mathematical Tool for Stability Analysis and Synthesis," Proceedings of Powercon 10, 1983.
• R. B. Ridley, "A New, Continuous-Time Model for Current-Mode Control," IEEE Transactions on Power Electronics, vol. 6, no. 2, 1991.