DC-DC コンバータのスライディングモード制御

インダクタ L、出力コンデンサ C、負荷 R の同期降圧コンバータを考えます。1 つ目の状態に電圧誤差、2 つ目にその時間微分を使います。誤差の微分は符号とスケールが違うだけのコンデンサ電流なので、計算せずに測定できます。

電圧誤差

x1 = V_ref − v_o

その微分

x2 = dx1/dt = −i_C / C = v_o/(R·C) − i_L/C

スライディング面

s = α·x1 + x2

切り替え則

s > 0 なら u = 1、s < 0 なら u = 0

状態が s = 0 上にとどまれば dx1/dt = −α·x1 となり、誤差は時定数 1/α で指数的に減衰します。この式にはコンバータのパラメータが出てきません。よく言われる利点はこれで、面上では応答が L、C、負荷ではなく制御器だけで決まります。ただし状態が実際に面上にとどまっている間だけの話で、それが次の問題です。

切り替え則の符号は簡単に確かめられます。s が正なら出力は低いか下がっている途中です。スイッチをオンにするとインダクタ電流が増え、コンデンサ電流が増え、x2 が減って s が戻ってきます。

2 つの条件が必要です。コンバータが出発しうるどの状態からでも状態が面に向かって動くこと（到達条件）、そして面に達したあとは両方のスイッチ状態が両側から s を 0 へ押し戻すこと（存在条件）です。降圧コンバータの方程式に沿って s を微分すると、2 つ目の条件を簡潔に書けます。

s の変化率

ds/dt = (α − 1/(R·C))·x2 − (u·V_in − v_o)/(L·C)

等価制御（ds/dt = 0）

u_eq = [ v_o + L·C·(α − 1/(R·C))·x2 ] / V_in

スライディングが存在する領域

0 < u_eq < 1

動作点の近くでは x2 はほぼ 0 で、u_eq は通常のデューティ V_o/V_in に近くなります。したがって V_ref が 0 と V_in の間にある限りスライディングは存在します。動作点から遠いとき、たとえば起動時には x2 が大きく、u_eq が 0〜1 の範囲を外れることがあります。すると状態は面を通り過ぎ、スイッチは一方の状態に長くとどまり、制御則のどこにもインダクタ電流を抑える項がないので電流は上がり続けます。α を大きくすると面が急になり、この傾向が強まります。実際の設計ではソフトスタートで基準をゆっくり上げるか、電流制限を入れるか、その両方を使います。

シミュレーションは同期降圧コンバータを 0 V から起動し、落ち着いたところで途中で負荷抵抗を半分にします。上のグラフは (x1, x2) 平面での起動軌跡で、破線がスライディング面です。下のグラフは出力電圧とインダクタ電流の時間波形です。α を 50000 以上にすると起動時に軌跡が面を通り過ぎる様子が見えます。2 つの実装を切り替えてスイッチング周波数も比べてみてください。

モデル：理想スイッチ、同期整流、ESR・DCR・検出遅延・電流制限なし、10 ns 固定刻みで積分。PWM モードは u_eq に面へ引き寄せる項 λ·s を加え、λ は内部で固定しています。考え方を示す例であり、参考文献の制御器をそのまま実装したものではありません。実機にはこのモデルが省いた遅延や寄生成分があるので、数値は傾向として見てください。

理想的なスライディング制御器は無限に速く切り替わります。実際の制御器は s = 0 の周りに ±κ のヒステリシス幅を設け、この幅がスイッチング周波数を決めます。定常状態の近くでは α·x1 項は x2 に比べて小さいので、幅のほとんどはコンデンサ電流、つまりインダクタリプルで占められます。

幅で決まるリプル

ΔI_L ≈ 2·κ·C

スイッチング周波数

f_sw ≈ V_o·(1 − V_o/V_in) / (L·ΔI_L)

チャートの初期値（24 V から 12 V、47 µH、ΔI = 1 A）では約 128 kHz で、シミュレーションも数 % 以内で一致します。V_in を 36 V にすると近似式は約 170 kHz、18 V なら約 85 kHz です。負荷を変えてもほとんど変わらず、これは CCM では良い性質です。困るのは入力電圧への依存です。入力フィルタ、磁性部品、EMI マージンはすべてある周波数を前提に設計しますが、その周波数が入力範囲で 2 倍も動くからです。

よくある対策は式からそのまま出てきます。測定した V_in と V_o から幅を計算し、計算上の周波数が一定になるようにします。これが適応ヒステリシス幅です。定常状態の周波数は抑えられますが、過渡時には依然として動き、幅の計算が L の値に依存するようになります。

機械系では、チャタリングは不連続な制御から生じる厄介ものであり、抑え込む対象です。コンバータでは不連続なのはスイッチそのものなので、「チャタリング」はすなわちスイッチングリプルであり、取り除くことはできません。問題になるのは、リプルがヒステリシス幅から予想されるより大きく、不規則になる場合です。

• 遅延。コンパレータ、ゲートドライバ、スイッチの応答には時間がかかるため、エッジごとに s が幅を越えます。リプルは大きくなり、周波数は近似式より低くなります。遅延が周期に占める割合が大きい高周波ほど顕著です。
• x2 のノイズ。出力電圧を微分するとスイッチングノイズが増幅されます。コンデンサ電流を直接測る方（C と直列の検出抵抗や電流トランス）がきれいです。出力に電解やポリマーのコンデンサを使う場合、ESR にかかるリプルがすでにコンデンサ電流の形をしているため、ヒステリシス型リプルレギュレータは別の検出なしで動作します。
• コンパレータのばたつき。ヒステリシスが足りないと、エッジ後のリンギングが再びしきい値を越えて複数回切り替わります。エッジごとにブランキングを設けると効果があります。

等価制御 u_eq は、平均的に ds/dt を 0 に保つデューティです。これを通常の PWM 変調器に入れると、スライディング面をゲインに組み込んだ固定周波数制御器になります。Tan、Lai、Tse は降圧、昇圧、昇降圧についてこの方法を詳しくまとめ、ゲインの設計式と PWM 形式での存在条件も示しています。

u_eq だけでは s を今の位置に保つだけで、状態を面に引き寄せることはしません。チャートではそのために λ·s 項を加えており、平均した s は λ で決まる速さで減衰します。こうすると制御器は、出力電圧とコンデンサ電流に対する状態フィードバック制御器とよく似た振る舞いをします。偶然ではありません。面 s = α·x1 + x2 は誤差の比例・微分の組み合わせであり、スイッチを平均化すると制御器を非線形にしていた部分の大半が消えるからです。

ディジタル実装で陥りやすい落とし穴が 1 つあります。x2 を毎周期ターンオンのエッジで 1 回だけサンプルすると、いつもインダクタリプルの谷でサンプルすることになります。サンプルはリプルの半分を C で割った分だけずれ、ループは約 ΔI/(2·C·α) の電圧誤差を抱えたまま落ち着きます。チャートの初期値で 100 kHz にすると 1 V を超えます。チャートは直前の周期で x2 を平均してこのずれを除いています。オン区間の中央でサンプルしても同じ効果があります。

降圧コンバータは、スイッチがインダクタとコンデンサを通して出力を直接動かすので扱いやすい場合です。昇圧や昇降圧では、デューティを上げると出力側へのエネルギー供給がいったん減り、そのあとで増えます。平均化モデルの右半平面零点がこれで、出力電圧誤差とその微分だけで作った面では、面上の運動が不安定になります。

• 代わりにインダクタ電流でスライディングさせます：s = i_L − I_ref、I_ref は遅い外側の電圧ループが作ります。速いループはピークまたは平均電流モード制御のように振る舞い、外側のループは通常の線形手法で設計します。
• あるいは状態を増やします。Tan、Lai、Tse は昇圧の PWM 型設計で、電圧誤差、その微分、その積分を使っています。積分項は、有限の幅や非理想部品が残す定常誤差を取り除きます。
• どちらの場合も、入力と負荷の全範囲で存在条件を確認してください。昇圧は降圧より条件が厳しく、軽負荷や入力電圧の両端で最初に破綻します。

スライディングモード電圧制御は負荷にあまり左右されない速い大信号応答を与え、ヒステリシス実装はハードウェアがごくわずかで済みます。検出信号がいくつかと、加算点 1 つ、コンパレータ 1 つです。そのため POL コンバータやヒステリシス型レギュレータ IC で見かけます。代償は、何かで押さえない限り動いてしまうスイッチング周波数、検出遅延とノイズへの敏感さ、そして多くのレビュー担当者が期待するボード線図では説明しにくい設計です。

すでに固定周波数のディジタル制御を使っているなら、等価制御項を入れた PWM 形式のほうがたいてい楽で、古典的な方法で設計した Type II・III 補償器と直接比べられます。降圧電圧ループ実験室では、同じ種類のプラントに対する線形の代替案を見られます。

1. 1α は LC 共振角周波数の数倍程度まで、かつスイッチング角周波数より十分低いところから始めてください。ここでの初期値では LC 共振は約 2.3 kHz で、α = 5000 s⁻¹ なら時定数は 200 µs です。
2. 2欲しいリプルから幅を決め、上の近似式で最小・最大 V_in での周波数を確認してください。
3. 3実際の電流制限を入れた状態で、起動と短絡からの復帰をシミュレーションしてください。到達区間はまさにそこにあります。
4. 4ベンチではコンパレータ出力とスイッチノードを一緒に見てください。余分なエッジがあったり、周波数が近似式よりかなり低かったりすれば、x2 経路の遅延かノイズを疑います。

• V. I. Utkin, "Variable structure systems with sliding modes," IEEE Transactions on Automatic Control, vol. AC-22, no. 2, pp. 212–222, 1977 年 4 月.
• R. Venkataramanan, A. Sabanovic, S. Ćuk, "Sliding mode control of DC-to-DC converters," Proc. IEEE IECON, 1985.
• S.-C. Tan, Y.-M. Lai, C. K. Tse, M. K. H. Cheung, "On the practical design of a sliding mode voltage controlled buck converter," IEEE Transactions on Power Electronics, vol. 20, no. 2, 2005.
• S.-C. Tan, Y.-M. Lai, C. K. Tse, "A unified approach to the design of PWM-based sliding-mode voltage controllers for basic DC-DC converters in continuous conduction mode," IEEE Transactions on Circuits and Systems I, vol. 53, no. 8, 2006.
• S.-C. Tan, Y.-M. Lai, C. K. Tse, Sliding Mode Control of Switching Power Converters: Techniques and Implementation, CRC Press.