LLC コンバータの同期整流タイミング

センタータップ二次側、12 V 40 A 出力、1.5 mΩ の MOSFET を例にします。共振周波数 100 kHz では半波正弦のピークが約 63 A で、ピークでのチャネル電圧降下は 95 mV 程度です。同じ MOSFET のボディダイオードは 0.7 V 前後落ちます。ダイオードで流れる 1 ns は、チャネルで流れる 1 ns のおよそ 7 倍のコストになり、さらにダイオードは電荷を蓄えるので、反対側の整流素子が導通を始めるときにそれを回復させなければなりません。

ターンオフの遅れは別の種類の問題です。チャネルがオンのまま電流がゼロに達すると、電流の反転を止めるものがありません。出力コンデンサが電流をトランス側へ押し戻します。この電流は導通損失を増やし、ソフトスイッチングのために頼っている一次側電流を乱し、最後にゲートがオフした瞬間に急に遮断されるので、ドレインに余分なリンギングとして現れます。

• 共振点より下（f_s < f_r）：二次電流はおおむね共振周期で半波正弦を描き、一次側スイッチが切り替わる前に自分でゼロに戻ります。半周期の残りは一次側に励磁電流が流れるだけで、二次側は休んでいます。SR は一次側ゲート信号ではなく電流に従う必要があります。
• 共振点：半波正弦が一次側のスイッチングエッジでちょうど終わります。どちらの方式でも結果が同じなので、最も簡単なケースです。
• 共振点より上（f_s > f_r）：半波正弦が終わる前に一次側スイッチが反転します。二次電流は漏れインダクタンスを通して短い転流区間で急峻に下がります。SR は数十 ns 以内にオフしないと、逆電流がたまります。

入力や負荷の範囲が広いコンバータは、たいてい両方の領域を通ります。そのため最も古い方法、つまり一次側ゲート信号に固定遅延を付けて SR のゲートを作る方式は、そのままでは使いにくくなります。共振点より上ではうまくいきますが、共振点より下では電流が一次側エッジより先に終わるので、半周期の残りで SR が逆方向に導通します。コントローラが動作点を把握しているデジタル制御の設計では、追加のロジックを付けて今でも使われることがあります。

• 電流検出：二次側経路にカレントトランスを入れれば、電流がゼロになる瞬間を直接知ることができます。正確ですが、数十 A では損失と実装面積が増え、軽負荷の小さな電流は見分けにくくなります。
• 予測：デジタルコントローラがスイッチング周波数、共振素子の値、負荷から導通時間を推定します。定常状態ではよく合いますが、信頼できるモデルと過渡時の安全なフォールバック動作が必要です。
• ドレイン・ソース電圧検出：各 SR の V_DS を監視し、チャネル電圧降下がゼロに近づいたらオフします。追加の電力部品が要らないので、SR 専用コントローラ IC の多くがこの方式です。実務で出会うトラブルもほとんどがここから来ます。

コントローラはダイ両端の電圧を測っていません。自分のドレインピンとソースピンの間を測っており、これらのピンとシリコンの間にはボンディングワイヤ、リードフレーム、電力経路と共有する銅箔のインダクタンスがあります。電流が減っている間、このインダクタンスに生じる電圧のせいで、ドレインが実際のチャネルより「負に浅く」見えます。

チャネル導通中にコントローラのピンに見える電圧

v_sensed = −(i_SR · R_ds(on) + L_s · di_SR/dt)

半波正弦の終わり付近の傾き

|di/dt| ≈ I_pk · 2π · f_r

ゼロ電流でオフさせるしきい値

V_th,off ≈ L_s · |di/dt|（ゼロクロス時点）

上の例では、半波正弦の終わり付近の傾きは約 40 A/µs です。検出経路のインダクタンス 1 nH ごとに 40 mV が生じる計算で、導通区間の最後の 15 % 程度におけるチャネル電圧降下全体より大きくなります。UCC24624 のデータシートは、一般的なパッケージインダクタンスを 2〜10 nH としています。ゼロより数 mV 上に設定したコンパレータのしきい値は、電流がゼロに近づくずっと前に越えられ、ゲートが早く下がり、残りの部分をボディダイオードが受け持ちます。

しきい値を上げてインダクタンス項を打ち消すと改善しますが、合うのは一つの動作点だけです。傾きは負荷に応じて動くピーク電流で決まり、共振点より上では半波正弦ではなく転流が傾きを決めます。全負荷に合わせたしきい値は軽負荷では高すぎ、そのときは SR のオフが遅れて逆電流が流れます。

波形は簡略化しています。共振点より下では f_r の半波正弦、共振点より上では T_s/2 で打ち切られたあと、入力した転流の傾きで下がります。ゲートは導通開始から 150 ns 後にオンし、検出電圧がしきい値を越えてから 25 ns 後にオフします。共振点より下と共振点では、2 チャネルのインターロックのように半周期の終わりで強制的にオフします。励磁電流、C_oss のリンギング、比例ゲート駆動、最小オン時間は入れていません。傾向を見るためのもので、実際の基板のしきい値決めには使わないでください。

まず初期値を見てください。f_s は共振の 0.9 倍、40 A、1.5 mΩ、1.5 nH で、1.5 nH はすでに上で述べたパッケージの範囲より低い値です。ゲートは電流がゼロになる約 0.7 µs 前に下がります。ダイオードの尾の部分が整流素子 1 個あたり約 0.76 W を 1.6 W のチャネル損失に上乗せするので、2 個合わせると理想的なタイミングより損失が 45 % ほど大きくなります。

• L_s を 0 にしてください。早期ターンオフは消えますが、代わりに小さな逆電流が出ます。1.5 mΩ では +10.5 mV のしきい値は、電流が逆向きに約 7 A 流れてから初めて越えられるためです。
• L_s を 1.5 nH に戻し、しきい値を「ゼロ電流でオフするしきい値」に表示される値（約 64 mV）にしてください。ダイオードの尾はほぼ消えます。
• そのしきい値のまま負荷を 10 A に下げてください。理想値は約 16 mV に下がり、SR はゼロを過ぎてもオンのままになって、半周期の終わりまで逆電流が流れます。
• スライダを 1.0 より上に動かしてください。電流を終わらせるのが一次側スイッチに変わるため、必要なしきい値はおよそ L_s × 転流の傾き（1.5 nH、100 A/µs で 150 mV）まで跳ね上がります。共振点より上では、しきい値よりターンオフの速さのほうが重要です。

市販の部品は同じ問題を別々の方法で解いています。以下の数値は各資料の代表値です。使う前にデータシートの最新版を確認してください。

• TI UCC24624：V_DS が −265 mV を下回るとオン、+10.5 mV を上回るとオフし、ターンオフ遅延は代表値 23 ns です。導通中はゲート電圧を下げて V_DS を約 −35 mV に調整します（比例ゲート駆動）。こうするとターンオフ指令が来たとき、ゲートはすでにしきい値近くにあります。VSS ピンに抵抗を入れると、内部の 330 µA 電流源がターンオフしきい値だけを持ち上げ、パッケージインダクタンスを打ち消します。データシートはこのオフセットを 70 mV 未満にするよう推奨し、SON 5×6 のような低インダクタンスパッケージでは不要としています。
• onsemi FAN6248（アプリケーションノート AND9618）：適応型の「仮想」ターンオフしきい値を使います。外付けオフセット抵抗で決まるステップでしきい値をサイクルごとに動かし、負荷が変わっても L·di/dt のオフセットが打ち消されるようにします。ノートは、di/dt が負荷で変わるので実効デッドタイムも負荷で変わると説明しています。
• ST SRK2001（アプリケーションノート AN4674）：残るボディダイオード導通が最小になるようにターンオフのタイミングをサイクルごとに動かし、寄生インダクタンス補償用の外付け部品は要りません。独自の適応しきい値を持つ、より高速な二つ目のコンパレータが負荷急変と共振点より上の動作を受け持ち、電流反転を避けるため共振周波数の 60 % を下回ると駆動を止めます。

研究ではさらに踏み込んだ方法も出ています。Fu、Liu、Lee、Xu（2009）は、抵抗・コンデンサ・スイッチからなる回路でパッケージインダクタンスの電圧を補償する駆動方式を提案し、ボディダイオード導通がほぼなかったと報告しています。その後の論文は、この種の RC 補償には寄生インダクタンスの値をかなり正確に知る必要があると指摘しています。

ターンオンはもっと簡単ですが、ただではありません。コントローラはボディダイオードが導通を始めて V_DS がターンオンしきい値を大きく下回るのを待ち、そこからゲートが完全に上がるまで 100〜200 ns 程度かかります。この区間もダイオード導通であり、スイッチング周波数が高いと半周期の中で無視できない割合になります。

• ターンオン直後のリンギングがターンオフ条件のように見えることがあります。そのためコントローラは最小オン時間の間ターンオフコンパレータをマスクします。UCC24624 は 475 ns 固定、FAN6248 は前回の導通時間の一定割合を使います。
• 軽負荷では導通時間が固定の最小オン時間より短くなることがあり、すると SR は逆電流の区間までオンのままになります。適応型の最小オン時間があるのはこのためです。
• 主に共振点より下とバーストモードで生じる容量性の電流スパイクは、実際の負荷電流がなくても V_DS を負に引き下げることがあります。UCC24624 はバースト動作や極端に短い導通を検出するとターンオン遅延を 155 ns から 275 ns に延ばし、FAN6248 は電流反転を検出すると、正常なサイクルが一定回数続くまで遅延を延ばします。

• ドレイン・ソースの検出線は、電力用銅箔の適当な点ではなく MOSFET のパッドから直接引き出してください。TI は VD、VSS の配線を MOSFET のパッドまで直接つなぐよう推奨しています。D-PAK、D2-PAK の部品では、onsemi のノートがソースまたはゲートピンに近いドレインパッドの端で検出するよう提案しています。
• 内部インダクタンスが小さく、ケルビンソースピンのあるパッケージを選んでください。検出ループ内のインダクタンスが小さいほど必要なしきい値補正が減り、負荷による変動も小さくなります。
• ゲートループは短く、ゲートの引き抜きは強くしてください。ターンオフ指令が速くてもゲート電荷がゆっくり抜けるのでは意味がありません。大電力の設計では、onsemi のノートのように PNP の放電段を追加することもあります。
• [LLC 設計計算ツール](/tools/llc-design)で動作点を先に出しておき、SR タイミングを確認してください。全負荷での最低・最高入力電圧が、たいてい最も深い共振点より下の動作と最も高い共振点より上の動作になります。

1. 1SR 1 個の V_DS とゲートを同時にプローブしてください。ダイオード導通は、ゲートが下がった直後か上がる直前に約 −0.7 V へ落ちるステップとして見えます。
2. 2各コーナーで繰り返してください。全負荷と軽負荷、最低・最高入力電圧、起動、バーストモードがあればそれも。早期ターンオフが最もひどい条件と逆電流が最もひどい条件は、たいてい別のコーナーにあります。
3. 3逆電流はゲートが下がった直後の正のドレイン電圧スパイクとして見えます。レイアウトが許せば、ロゴスキーコイルでトランス二次電流を直接測っても構いません。
4. 4ターンオフしきい値のオフセットを数段階変えて、SR の温度と効率を比べてください。ダイオードの尾が損失の大部分を占めているなら、[MOSFET 損失計算ツール](/tools/mosfet-loss)を使うと、タイミングを直すまでは R_ds(on) を下げても得られるものがいかに少ないかがわかります。

• Texas Instruments, "UCC24624 Dual-Channel Synchronous Rectifier Controller for LLC Resonant Converters," datasheet SLUSD48C, 2018 年 7 月（2022 年 3 月改訂）.
• onsemi, "LLC Resonant Converter Synchronous Rectification Design using FAN6248," application note AND9618/D, Rev. 2, 2018 年 1 月.
• STMicroelectronics, "SRK2001 adaptive synchronous rectification controller for LLC resonant converter: evaluation board family," application note AN4674.
• D. Fu, Y. Liu, F. C. Lee, M. Xu, "A Novel Driving Scheme for Synchronous Rectifiers in LLC Resonant Converters," IEEE Transactions on Power Electronics, vol. 24, no. 5, pp. 1321–1329, 2009 年 5 月.
• Z. Luo, Z. Wu, X. Quan, X. Xie, X. Dou, Q. Hu, "Synchronous rectification of LLC resonant converters based on resonant inductor voltage," Frontiers in Energy Research, vol. 11, 2023.