동작 원리
평균 전류 모드 PFC는 속도가 크게 다른 두 루프로 동작합니다. 안쪽 전류 루프는 인덕터 전류가 정현파 기준을 따라가게 하므로 kHz 대역의 대역폭이 필요합니다. 바깥 전압 루프는 V_out을 유지하도록 그 기준의 크기를 정하는데, 출력 커패시터에 2배 상용 주파수 리플이 항상 있으므로 느려야 합니다.
모델은 Todd의 UC3854 애플리케이션 노트(Unitrode U-134, TI SLUA144)를 따르며, 입력 피크에서 선형화한 평균화 모델입니다. L–C_o 공진과 스위칭 주파수 사이에서 전류 증폭기 출력부터 검출 전류까지는 적분기 V_out·R_s/(V_s·s·L)로 보입니다. U-134는 증폭된 인덕터 하강 기울기가 PWM 램프 기울기를 넘지 않도록 전류 증폭기의 중간 대역 이득도 제한하며, 이 한계에서 크로스오버는 f_s/(2π)가 됩니다.
전압 루프에서는 곱셈기, 제곱기, 나눗셈기가 전압 증폭기 출력을 전력 명령으로 바꿉니다. ΔV_vea만큼의 출력 변화가 입력 전력 0부터 정격까지에 해당합니다. 정전력 부하(뒤단 DC-DC)라면 플랜트는 U-134와 똑같이 적분기 P_in/(ΔV_vea·V_out·s·C_o)이고, 저항 부하라면 2/(R·C_o)에 극점이 하나 더 생깁니다.
두 보상기 모두 연산증폭기 Type II 회로이고, 목표 크로스오버와 위상 여유에 맞춰 Venable k 팩터로 값을 정한 뒤 표준값으로 맞춥니다. 출력 리플 V_o,pk = P_in/(2π·2f_line·C_o·V_out)은 전압 증폭기를 거치는데, V_vea에 남은 부분이 전류 기준을 흔들고, U-134에 따르면 그 %의 약 절반이 입력 전류의 3차 고조파로 나타납니다. Type II 식의 G_c는 보상기에 필요한 중간 대역 이득 G_c = 1/|G(j·2π·f_c)|이며, f_c에서 루프 크기가 1이 되게 합니다.
설계 절차
- 1전력단과 컨트롤러 상수를 넣습니다. 램프 진폭 V_s와 전압 증폭기 출력 범위 ΔV_vea는 컨트롤러 데이터시트에서 확인합니다.
- 2전류 루프 크로스오버를 f_s/10 부근으로 정하고, 계산된 중간 대역 이득이 기울기 한계 안에 있는지 봅니다.
- 3전압 루프 크로스오버는 보통 10 Hz 부근, f_line/4보다 낮게 정하고 위상 여유는 45°~60°로 잡습니다.
- 4전압 증폭기 출력의 2·f_line 리플과 3차 고조파 추정치를 확인합니다. 너무 크면 전압 루프 크로스오버를 낮추거나 C_o를 키웁니다.
- 5표준값 소자로 두 상용 주파수에서, 부하 종류가 불확실하면 두 부하 모델 모두에서 여유를 확인합니다.
공식
- 전류 루프 플랜트
- V_rs / V_cea = V_out·R_s / (V_s·s·L)
- 전류 증폭기 기울기 한계
- G_ca,max = V_s·L·f_s / (V_out·R_s), 이 이득에서 f_ci = V_out·R_s·G_ca / (2π·L·V_s) = f_s/(2π)
- 전압 루프 플랜트 (전력 평형)
- V_out / V_vea = P_in / (ΔV_vea·V_out·s·C_o) (정전력 부하); (P_in/(ΔV_vea·V_out))·R/(2 + s·R·C_o), R = V_out²/P_out (저항 부하)
- k 팩터로 정하는 Type II
- boost = PM − 90° − ∠G(j·2π·f_c), G_c = 1/|G(j·2π·f_c)|, k = tan(boost/2 + 45°); C2 = 1/(k·ω_c·R1·G_c), C1 = C2·(k² − 1), R2 = k/(ω_c·C1)
- 2차 고조파 리플
- V_o,pk = P_in / (2π·2f_line·C_o·V_out), V_vea,pk = V_o,pk·|Gc(j·2π·2f_line)|
- 출력 리플에 의한 3차 고조파
- 3차 고조파 ≈ ½ · (V_vea,pk / ΔV_vea) · 100 %
계산 예시
U-134 기본값(400 V, 250 W, 100 kHz, 1 mH, 450 µF, R_s = 0.25 Ω, V_s = 5.2 V, ΔV_vea = 4 V, 60 Hz)에서 기울기 한계는 전류 증폭기 이득 5.2입니다. 위상 여유 60°의 10 kHz 전류 루프는 k = 3.73이고, R_ci = 3.9 kΩ이면 표준값 R2 = 13 kΩ, C1 = 4.7 nF, C2 = 330 pF로 9.60 kHz, 61.2°가 나오며, 중간 대역 이득 3.33은 한계 안에 있습니다. 전압 루프를 10 Hz, 45°로 잡으면(k = 2.41, R_vi = 511 kΩ) 소자는 110 kΩ, 330 nF, 68 nF이고 10.0 Hz, 45.0°가 나옵니다. 출력 리플은 1.84 V 피크이고, 증폭기는 120 Hz에서 그 0.0373배를 통과시켜 V_vea에 68.8 mV, 즉 ΔV_vea의 1.72 %가 남습니다. 이는 3차 고조파 약 0.86 %에 해당합니다.
흔한 실수
- 과도 응답만 보고 전압 루프를 설계하면 안 됩니다. 크로스오버가 2·f_line에 가까우면 출력 리플이 그대로 입력 전류로 들어갑니다.
- 전류 증폭기의 기울기 한계를 빼먹기 쉽습니다. 평균화 모델에서는 안정해 보여도 입력 영점 부근에서 파형이 깨질 수 있습니다.
- 전압 루프 이득이 P_in에 비례한다는 점을 잊는 경우가 많습니다. 입력 피드포워드가 없으면 이득이 입력 전압의 제곱에도 비례하며, UC3854의 제곱기와 나눗셈기가 이 의존성을 없앱니다.
- 3차 고조파 추정치를 왜곡 예산 전체로 보면 안 됩니다. 피드포워드 리플, 영점 부근 커스프 왜곡, 입력 필터가 더해집니다.
자주 묻는 질문
U-134 예제와 비교하면 어떤가요?
기본값이 그 예제입니다. 노트의 식은 그대로 재현됩니다. 증폭기 이득 5.2, f_ci 15.9 kHz(R_cz를 20 kΩ으로 반올림하면 15.7 kHz), C_cz ≈ 507 pF, V_o,pk = 1.84 V, G_va = 0.0326, f_vi = 19.1 Hz입니다. 노트가 최종 선택한 소자로 루프 전체를 계산하면 17.5 kHz·46.7°와 14.9 Hz·52.5°가 나오는데, 노트의 식이 점근선 기반이기 때문입니다.
전압 루프는 왜 이렇게 느려야 하나요?
2·f_line 출력 리플은 정상 동작의 일부입니다. 전압 증폭기가 그 주파수에서 통과시키는 만큼 전류 기준이 흔들리고 입력 전류에 3차 고조파로 나타나므로, 크로스오버를 2·f_line보다 한참 낮게, 보통 10 Hz 부근으로 둡니다.
전류 증폭기에 왜 이득 한계가 있나요?
PWM 비교기는 증폭된 전류 신호를 램프와 비교합니다. 증폭된 인덕터 하강 기울기가 램프보다 가파르면 변조기가 주기마다 상태를 오갈 수 있습니다. U-134는 입력 전압이 0 부근인 최악 조건에서 두 기울기가 같아지도록 중간 대역 이득을 정합니다.
부하는 정전력과 저항 중 무엇으로 봐야 하나요?
PFC 뒤에는 보통 정전력 부하인 DC-DC 컨버터가 붙으므로 플랜트는 U-134처럼 순수 적분기입니다. 저항 부하는 2/(R·C_o) 극점을 통해 감쇠를 더해 주며, 저주파 위상 지연이 조금 줄어듭니다.
계산 결과는 공학적 추정치입니다. 데이터시트, 시뮬레이션, 측정으로 설계를 확인하세요.