플라이백 RCD 클램프 전압 정하기

MOSFET이 꺼지면 누설 전류가 I_pk에서 0까지 내려가야 자화 전류가 전부 2차로 넘어갈 수 있습니다. 그동안 클램프 커패시터가 드레인을 V_in + V_clamp로 붙잡고, 2차 권선은 자화 인덕턴스 양단을 V_or로 붙잡습니다. 누설 전류를 끌어내리는 데 쓸 수 있는 건 그 차이인 V_clamp − V_or뿐입니다. 이 차이가 작을수록 리셋이 길어지고, 그동안 출력으로 가야 할 자화 전류가 클램프로 새어 들어갑니다.

클램프 손실

P_clamp = ½ · L_lk · I_pk² · f_s · V_clamp / (V_clamp − V_or)

클램프 비율

k = V_clamp / V_or → P_clamp = ½ · L_lk · I_pk² · f_s · k / (k − 1)

드레인 피크

V_ds,pk = V_in,max + k · V_or (여기에 클램프 다이오드 순방향 회복 오버슈트가 더해짐)

클램프 저항과 커패시터

R_clamp = V_clamp² / P_clamp, C_clamp = 1 / (ΔV/V · R_clamp · f_s)

k/(k − 1) 이 항이 전부입니다. k = 2면 클램프가 누설 에너지의 두 배를, k = 1.5면 세 배를, k = 1.25면 다섯 배를 태웁니다. 예제로는 2.4 W, 3.6 W, 6.0 W이고, 출력 전력의 3.7 %, 5.6 %, 9.3 %입니다. k가 2를 넘으면 효과가 빠르게 줄어서, k = 3이어도 1.8 W가 나갑니다.

k를 올리면 손실은 줄지만 드레인 전압이 V_or만큼씩 그대로 올라갑니다. 고압 입력 373 V에 반사 전압 107 V면 k = 2에서 588 V입니다. 650 V MOSFET을 90 %로 디레이팅하면 585 V까지이니, 허용되는 클램프 비율은 최대 약 1.97이고 이때 손실은 2.44 W입니다. Fairchild AN-4147이 권하는 반사 전압의 2~2.5배는 이 트랜스와 이 MOSFET 조합으로는 아예 닿을 수 없습니다.

빠져나갈 길은 둘인데, 둘 다 다른 곳에서 값을 치릅니다. 800 V MOSFET을 쓰면 k = 2.5 이상도 가능하지만 온저항이 커지거나 다이가 커집니다. 아니면 반사 전압을 낮춥니다. 권선비를 5.5:1에서 5:1로 바꾸면 V_or가 97.5 V가 되어 k = 2에서 568 V지만, 저압 입력의 듀티와 1차 RMS 전류가 늘어납니다. 인터리브 권선 등으로 누설 인덕턴스 자체를 줄이면 ½·L_lk·I_pk² 항을 직접 깎으니, 가장 싸게 아낄 수 있는 와트인 경우가 많습니다.

클램프 저항은 설계점에서 한 번 정합니다. 214 V, 2.4 W면 19.1 kΩ이고, 65 kHz에서 리플 10 %를 원하면 약 8 nF입니다. 그런데 RCD 클램프에는 기준 전압이 없습니다. 클램프 전압은 V_clamp²/R이 누설이 밀어 넣는 전력과 같아지는 곳에 자리 잡고, 그 전력은 피크 전류에 따라 달라집니다.

이 예제는 고압 입력에서 DCM으로 동작하며 피크 전류가 2.13 A로 조금 낮아서, 클램프는 약 209 V, 드레인은 약 582 V로 한계 안에 겨우 들어옵니다. 50 % 부하에서는 피크 전류가 1.5 A 근처라 클램프가 약 170 V에, 20 % 부하에서는 약 138 V(k ≈ 1.3)까지 내려갑니다. 여기서는 k/(k − 1) 벌점이 다시 커지고, 출력이 13 W인데 저항은 여전히 V_clamp²/R ≈ 1 W를 태웁니다. 경부하 수치는 DCM과 효율 88 %를 그대로 가정한 추정값입니다.

그래서 저항 대신 TVS나 제너를 쓰거나, 작은 저항과 직렬로 넣는 설계가 있습니다. 클램프 전압이 고정되면 경부하에서 k가 무너지지 않지만, 그 부품이 정격 부하에서 클램프 전력을 전부 받아 내야 합니다.

누설 인덕턴스는 2차 권선을 모두 단락한 채 1차에서 스위칭 주파수 근처로 잽니다. 트랜스와 MOSFET 드레인 사이 PCB 루프 인덕턴스도 클램프가 함께 보므로 더해야 합니다. 피크 전류는 정상 상태 정격값이 아니라 기동이나 부하 급변 때 전류 제한 오버슈트까지 포함한, 컨트롤러가 허용하는 최댓값을 쓰세요. 이 사이트의 플라이백 계산기도 같은 클램프 식을 쓰며, V_clamp, R, C, 리셋 시간을 보여 주고 클램프 손실이 출력의 5 %를 넘으면 경고합니다.

• Fairchild Semiconductor, AN-4147 "Design Guidelines for RCD Snubber of Flyback Converters," Rev. 1.1.0, 2006 (클램프 손실 식, 2~2.5·nV_o 권장, 리플 5~10 %).
• 이 글의 수치는 위 식으로 Python에서 계산했습니다. 경부하 클램프 전압은 DCM 동작을 가정한 추정값입니다.