実機のゲート駆動回路でデッドタイムと貫通電流に対する余裕を測定する

レグを守っているデッドタイムとは、ターンオフする側のスイッチのゲートがしきい値電圧を下回ってから、ターンオンする側のスイッチのゲートがしきい値を上回るまでの間隔です。ドライバ出力の 50 % 点どうしや、コントローラの PWM エッジどうしの間隔を測っても、わかるのはロジック経路のことだけで、スイッチのことはわかりません。また、ターンオン用とターンオフ用に別々の抵抗を使っている基板では、2 つのゲートが異なる抵抗を通して充放電されるので、しきい値に達するまでの遅れも 2 つのエッジで違ってきます。

しきい値には、想定される最高接合部温度での値を使ってください。ほとんどのシリコンおよび SiC MOSFET では温度が上がると V_GS(th) が下がるため、室温では十分だった間隔も、熱くなったヒートシンクの上では縮みます。デバイスのデータシートには通常 V_GS(th) の温度特性が載っているので、室温の標準値ではなく、最高温度における範囲の下限を採用してください。

電流の向きは両方とも、しかも最大電流で測定してください。ハードスイッチングのレグでは、ターンオフする側のデバイスのターンオフは流している電流に左右され、デッドタイム中にスイッチノードが動くかどうかは電流の符号で決まります。重なりにとっての最悪条件と、ダイオード導通にとっての最悪条件は、別々の動作点です。

ローサイドのゲートは簡単です。短いスプリンググラウンドを付けたパッシブプローブを、基板上のどこか別のグラウンドではなく、ケルビンソース端子に直接当てます。難しいのはハイサイドのゲートです。基準がスイッチノードで、数 ns のうちにバス電圧全体ぶん動くからです。一般的な差動プローブはこの振れをコモンモード電圧として受けるので、数十 V/ns ともなると有限のコモンモード除去比のせいでゲート波形に偽のスパイクが現れ、ミラー誤ターンオンと見間違えやすくなります。この測定には光絶縁プローブ、少なくともエッジの周波数帯でコモンモード除去比が規定された差動プローブを使ってください。

結果を信用する前に、2 つのチャネルのデスキューを行ってください。プローブとケーブルの遅延は数 ns 違うことがあり、50〜200 ns のデッドタイムに対しては無視できない割合です。同じ高速エッジを両方のプローブに入れて位置を合わせ、そのうえで 2 つのしきい値交差の間隔を読み取ります。

まずはバス電圧を下げてプロービングしてください。フル電圧でプローブのグラウンドクリップを誤ってスイッチノードにつなぐと、オシロスコープ、プローブ、基板を壊すおそれがあります。

デッドタイムを十分にとっていても、オフのデバイスが勝手にオンすることがあります。相手側のスイッチがオンすると、オフ側デバイスのドレインはスイッチノードの dv/dt で上昇し、C_gd · dv/dt の電流がゲート・ドレイン間容量を通ってゲートに流れ込みます。この電流の行き先は 2 つです。C_gs に流れ込んでゲート電圧を押し上げるか、ターンオフ経路を通ってドライバへ抜けるかです。容量を線形とみなした簡単な 1 次モデルでは、次のようになります。

エッジ中のゲート電圧

v_gs(t) = V_off + C_gd · (dv/dt) · R · (1 − e^(−t/τ)), τ = R · (C_gs + C_gd)

エッジの継続時間

t_edge = V_bus / (dv/dt)

ドライバがまったく電流を引き込まない場合の上限

Δv_gs ≈ C_gd · ΔV / (C_gs + C_gd) ≈ (C_gd / C_gs) · ΔV

ここで R はターンオフ経路にある抵抗のすべてで、外付けゲート抵抗、内部ゲート抵抗、ドライバのプルダウン抵抗を含みます。SiC レグを想定した例示値として、800 V、50 V/ns、実効 C_gd 15 pF、C_gs 1.5 nF、ターンオフ経路 6 Ω とすると、エッジは 16 ns 続き、τ は約 9 ns、ゲートはオフ時のレベルから約 3.7 V 上昇します。オフ電圧が 0 V で高温時のしきい値が 2 V 付近なら、エッジの間にデバイスが部分的にオンするには十分な値です。−4 V のオフバイアスをかければ、ピークは −0.3 V 付近にとどまります。ターンオフ経路を 2 Ω に下げると、上昇は約 1.5 V まで小さくなります。アクティブミラークランプは別の方法で同様の効果を得ます。R_g を変えるのではなく、ゲートからオフ側レールへの低インピーダンス経路を別に設けるのです。

これは見積もりであって、予測ではありません。実際の C_gd は非線形性が強く、ドレイン電圧が低いときにはずっと大きくなるため、エッジの序盤には単一の実効値から考えるより多くの電流が注入されます。電流が遷移する間には、共通ソースインダクタンスも別に電圧を誘起します。このモデルは案どうしの比較に使い、最終的には測定で確認してください。

1. 1バス電圧を下げた状態で、両方のゲートとスイッチノードを上記のとおりデスキューしてプロービングし、ダブルパルス試験を行います。スイッチノードだけが動くときにプローブにスパイクが出ないことを、まず確認します。
2. 2バス電圧を定格まで、電流を最大まで上げ、両方の電流の向きで試験します。各エッジについて、2 つのしきい値交差の間隔を読み取ります。
3. 3DC リンクのループに電流測定を加えます。同軸シャントや、デバイスのリードに巻いたロゴスキーコイルなどです。貫通電流が流れていれば、スイッチングの瞬間に、出力容量の充電では説明できない余分な電流スパイクとして現れます。
4. 4ヒートシンクを最高温度にして繰り返します。間隔はたいてい縮み、しきい値が下がるので、ミラー効果によるゲート電圧上昇の影響も大きくなります。
5. 5あとどれだけ余裕が残っているかを知りたければ、低い電圧で設定デッドタイムを少しずつ短くしながら DC リンク電流を観察します。スパイクが大きくなり始める点が本当の下限で、量産時の設定値はそれより十分上に置くべきです。

測定した間隔は、スイッチとドライバのデータから求めた必要最小値と比較します。このサイトのデッドタイム計算ツールがその最小値とタイマのカウント値を計算します。また、トレードオフのもう一方の側、つまりインバータでデッドタイムが 1 ns 増えるごとにどれだけの代償があるかは、デッドタイムによる電圧ひずみのガイドで示しています。

• STMicroelectronics, AN6551 "Parasitic turn-on evaluation in silicon carbide MOSFETs," Rev 1, August 2026.
• STMicroelectronics, AN5355 "Mitigation technique of the SiC MOSFET gate voltage glitches with Miller clamp."
• Wolfspeed, PRD-06933 "Capacitance Ratio and Parasitic Turn-on," Rev. 1, January 2023.