LLC 컨버터 전압 제어 루프 설계

정상 동작에서 LLC는 이득 곡선의 유도성 쪽에서 동작하고, 이 영역에서는 스위칭 주파수를 올리면 출력 전압이 내려갑니다. 그래서 주파수 지령에서 출력 전압까지의 소신호 플랜트는 음의 DC 이득을 가집니다. 제어기는 반전된 오차(V_ref − V_out 대신 V_out − V_ref)로 동작하거나, 같은 의미로 음의 이득을 써야 합니다. 이 부호를 틀리면 루프가 양의 피드백이 되어, 루프를 닫자마자 출력이 한쪽 끝으로 달려갑니다.

같은 이유로 컨버터는 이득 피크를 절대 넘어가면 안 됩니다. 피크 왼쪽에서는 기울기의 부호가 바뀌어 실효 플랜트 이득이 양수가 되고, 제어기가 동작점을 용량성 영역 안쪽으로 더 밀어 넣습니다. 최소 입력 전압·정격 부하 조건의 이득 피크보다 여유 있게 높은 최소 주파수 제한은 필수입니다.

스위칭 주파수보다 충분히 낮은 대역에서는 LLC를 이득 블록 뒤에 출력 필터가 붙은 것으로 근사하면 쓸 만합니다. 이득은 동작점에서 DC 이득 곡선의 기울기를 V/Hz로 환산한 값이고, 출력 커패시터와 부하가 극점 하나를, 커패시터 ESR이 영점 하나를 더합니다. 디지털 제어기는 샘플링, 연산, PWM 갱신에 따른 지연을 더합니다.

동작점의 플랜트 이득

K_f = dV_out / df_s (공진 위에서는 음수)

출력 필터

G(s) = K_f · (1 + s·ESR·C_o) / (1 + s·(R + ESR)·C_o)

크로스오버에서 지연에 의한 위상

φ_delay = −360° · f_c · T_d

이 모델은 공진 탱크의 동특성을 무시합니다. 탱크는 비트 주파수 |f_s − f_r| 근처에 극점 쌍을 더하는데, 공진에서 멀리 떨어져 동작할수록 이 극점이 크로스오버 대역에 가까워져 단순 모델이 낙관적으로 됩니다. 크로스오버를 욕심내지 말아야 하는 이유 중 하나입니다.

이득 곡선의 기울기는 공진 근처에서 완만하고 이득 피크 근처에서 가파르며, 부하에 따라서도 바뀝니다. 입력 전압과 부하 범위 전체에서 실제 LLC의 플랜트 이득은 10배 이상 변하기 쉽습니다. 한 동작점에서 맞춘 보상기가 다른 동작점에서는 둔하고, 또 다른 동작점에서는 거의 불안정할 수 있습니다.

• 플랜트 이득이 가장 큰 동작점에서 크로스오버와 위상 여유가 괜찮도록 맞춘 뒤, 이득이 가장 작은 동작점에서도 루프가 충분히 빠른지 확인하세요.
• 변동 폭이 너무 크면 측정한 스위칭 주파수나 입력 전압에 따라 제어 이득을 바꾸는 게인 스케줄링을 쓰세요. 많은 디지털 LLC 컨트롤러가 실제로 이렇게 합니다.
• 경부하는 따로 확인하세요. 버스트 모드에 들어가면 선형 모델이 더 이상 맞지 않고, 출력 리플은 버스트 히스테리시스가 정합니다.

1. 1크로스오버 주파수 f_c는 스위칭 주파수보다 충분히 낮게, 보통 최소 스위칭 주파수의 1/10에서 1/20로 잡고, 최악 동작점의 비트 주파수 |f_s − f_r|보다도 낮게 두세요.
2. 2디지털 지연을 예산에 넣으세요. 총 지연 15 µs는 2 kHz 크로스오버에서 360° · 2 kHz · 15 µs ≈ 11°의 위상을 잃지만, 10 kHz에서는 54°를 잃습니다. 쓸 수 있는 최대 크로스오버를 정하는 것은 플랜트보다 지연인 경우가 많습니다.
3. 3PI 영점(Ki/Kp, rad/s)을 크로스오버보다 3~5배 정도 낮게 두면, 적분기가 정상 상태 오차를 없애면서도 f_c에서 위상을 많이 잡아먹지 않습니다.
4. 4동작 범위의 모든 모서리에서 위상 여유 45° 이상, 이득 여유 6 dB 이상을 목표로 하고, 부하 스텝 시험으로 확인하세요.

디지털 PWM 타이머는 클록 틱의 정수배인 주기만 만들 수 있습니다. 업다운(센터 정렬) 모드에서 스위칭 주파수는 f_s = f_clk / (2·N)이므로, 카운트 하나가 바뀔 때 주파수는 대략 f_s / N만큼 변합니다.

타이머 1카운트당 주파수 변화

Δf ≈ f_s / N = 2 · f_s² / f_clk

그에 따른 출력 전압 변화

ΔV_out ≈ |K_f| · Δf

100 MHz 업다운 카운터로 100 kHz를 만들면 N = 500이고, 한 카운트마다 주파수가 약 200 Hz 움직입니다. 플랜트 이득이 −0.18 mV/Hz라면 카운트 하나에 출력이 36 mV씩 뜁니다. 이 값이 레귤레이션 허용 폭보다 크면 적분기가 두 카운트 사이를 오가며 잡음처럼 보이는 리밋 사이클이 생깁니다. 고분해능 PWM(HRPWM), 디더링, 더 빠른 타이머 클록으로 해결할 수 있습니다.

• 주파수 지령을 최소값(이득 피크보다 위)과 최대값(경부하 한계 또는 버스트 진입점) 사이로 제한하고, 제한에 걸린 동안 적분기가 와인드업되지 않게 하세요.
• 소프트 스타트는 높은 주파수에서 시작해 내려오게 하세요. 그러면 출력이 낮은 이득에서부터 올라가 출력 커패시터로의 돌입 전류가 작게 유지됩니다.
• 전압 피드백 필터는 스위칭 리플을 없앨 정도로만 거세요. 크로스오버 근처의 필터 극점은 모두 위상을 잡아먹습니다.
• 실제 루프는 주입 트랜스포머나 펌웨어 주파수 스윕으로 측정하세요. 모델은 출발점이고, 답은 측정입니다.

이 사이트의 LLC 플랜트 + PI 보드 선도 도구는 48 V / 500 W를 내는 390 V 하프 브리지 LLC에서 시작합니다. 약 104 kHz에서 동작하고 플랜트 이득은 약 −0.18 mV/Hz입니다. 출력 커패시턴스 1 000 µF, 2.5 V 센싱 분압, 제어 지연 15 µs 조건에서 크로스오버 2 kHz, 위상 여유 60°로 자동 튜닝하면 이득 여유는 약 13.6 dB입니다. 도구에서 동작점을 이득 피크 쪽으로 옮겨 보면 플랜트 이득이 얼마나 빨리 커지고 여유가 줄어드는지 볼 수 있습니다.

이득이 정해지면 PID 코드 생성기로 안티 와인드업과 출력 제한이 들어간 이산 시간 제어기 코드를 마이크로컨트롤러용으로 만들 수 있습니다.