동작 원리
위상천이 풀브리지의 두 레그는 전혀 다른 조건에서 스위칭합니다. 리딩 레그는 전력 전달 구간이 끝날 때 꺼지는데, 이때는 출력 인덕터가 아직 1차로 반사되어 있습니다. 그 전류는 크고 거의 일정해서 스위치 노드 용량을 선형으로, 빠르게 충방전합니다. 래깅 레그는 프리휠 구간이 끝날 때 꺼집니다. 이때는 정류기가 모두 도통해 변압기가 사실상 단락되어 있고, 노드를 넘길 에너지는 누설 인덕턴스와 직렬(shim) 인덕턴스 L_r에 저장된 것뿐입니다.
그래서 래깅 레그는 L_r과 C_eq = 2·C_oss + C_tr 사이의 공진 전이가 됩니다. ½·L_r·I_lag² ≥ ½·C_eq·V_in²이어야 노드가 반대쪽 레일에 닿는데, 이는 Z0 = √(L_r/C_eq)일 때 I_lag ≥ V_in/Z0과 같습니다. 전류가 이보다 작으면 전압이 레일에 닿기 전에 되돌아가고, 스위치는 남은 전압을 안은 채 켜집니다.
에너지가 충분한 것만으로는 부족하고, 데드타임이 창 안에 들어가야 합니다. 드레인은 t1 = asin(V_in/(I_lag·Z0))/ω_r에 레일에 닿습니다. 그 뒤로는 바디 다이오드가 전류를 흘리는데, 이 전류는 V_in/L_r 기울기로 줄어 t2에 0이 됩니다. t2보다 늦게 게이트를 켜면 전류는 이미 반전됐고 노드는 되돌아가는 중입니다. 창은 부하가 줄수록 좁아지고, 에너지 한계에서는 두 끝이 1/4 공진 주기에서 만납니다. 데드타임을 그 1/4 주기, (π/2)·√(L_r·C_eq)로 잡으면 에너지가 충분한 모든 부하에서 창 안에 들어갑니다.
래깅 레그 전류는 출력 인덕터 전류의 골, (I_o − ΔI_Lo/2)/n에 자화 피크를 더해 계산하고, 리딩 레그 전류는 인덕터 피크로 계산합니다. 그래프는 부하를 4 %에서 100 %까지 바꾸며 t1, t2, 래깅 데드타임, 리딩 레그 전이 시간을 그려서, 각각이 어디서 더 이상 맞지 않는지 읽을 수 있게 합니다.
설계 절차
- 1ZVS를 유지하기 가장 어려운 입력 전압, 보통 최고 V_in에서의 동작점을 넣습니다.
- 2에너지 한계 I_o,min을 봅니다. ZVS가 필요한 가장 가벼운 부하보다 높으면 L_r을 키우거나 C_eq를 줄입니다(더 작거나 빠른 MOSFET, 노드 용량 줄이기).
- 3래깅 레그 데드타임을 결과에 나온 1/4 공진 주기 근처로 잡고, 그래프에서 점선 데드타임이 원하는 부하 범위 내내 t1과 t2 사이에 있는지 확인합니다.
- 4가장 가벼운 관심 부하에서 리딩 레그 전이 시간이 그 데드타임 안에 들어오는지 확인합니다.
- 5최저 입력 전압, 정격 부하에서 지령 듀티 D_cmd를 확인합니다. 100 %에 가까우면 권선비나 L_r을 바꿔야 합니다.
- 6실제로는 V_ds와 1차 전류를 측정해 확인합니다. C_oss 비선형성과 부유 용량 때문에 실제 창은 이동합니다.
공식
- 유효 듀티와 출력 리플
- D_eff = n·V_o / V_in, ΔI_Lo = V_o·(1 − D_eff)·T_s/2 / L_o (리플 주파수 2·f_s)
- 자화 전류 피크
- I_m = V_in·D_eff·(T_s/2) / (2·L_m)
- 레그 전류
- I_lead = (I_o + ΔI_Lo/2)/n + I_m, I_lag = (I_o − ΔI_Lo/2)/n + I_m
- 래깅 레그 에너지 조건
- ½·L_r·I_lag² ≥ ½·C_eq·V_in², C_eq = 2·C_oss + C_tr ⇔ I_lag ≥ V_in / Z0, Z0 = √(L_r / C_eq)
- 래깅 레그 ZVS 창
- t1 = asin(V_in / (I_lag·Z0)) / ω_r, t2 = t1 + L_r·I_lag·cos(ω_r·t1) / V_in, ω_r = 1/√(L_r·C_eq); t_quarter = (π/2)·√(L_r·C_eq)
- 리딩 레그 전이
- t_lead = C_eq·V_in / I_lead
- 래깅 ZVS 최소 부하 (에너지 기준)
- I_o,min = n·(V_in/Z0 − I_m) + ΔI_Lo/2
- 듀티 손실
- ΔD ≈ 4·L_r·I_lag·f_s / V_in (1차 전류가 L_r을 거쳐 +I에서 −I로 반전), D_cmd = D_eff + ΔD
계산 예시
기본값은 400 V 버스에서 48 V, 1.5 kW(31.25 A), 권선비 5:1, 100 kHz, L_o = 20 µH, L_m = 1 mH, L_r = 15 µH, 스위치당 C_oss = 200 pF입니다. D_eff = 0.6, 출력 리플 4.8 A, 자화 피크 0.6 A라서 정격 부하에서 래깅 레그 전류는 6.37 A이고, 필요한 전류는 2.07 A뿐입니다(C_eq = 400 pF, Z0 = 194 Ω). 에너지만 보면 ZVS는 9.73 A, 31 % 부하까지 유지됩니다. 그런데 기본 래깅 데드타임 200 ns로는 76 % 부하 아래에서 ZVS가 깨집니다. 그 아래에서는 게이트가 켜지기 전에 다이오드 전류가 이미 0이 되기 때문입니다(t2가 200 ns보다 짧아짐). 데드타임을 1/4 주기인 122 ns로 바꾸면 에너지 한계(31 %) 바로 위인 약 32 %까지 다시 ZVS가 됩니다. 15 µH의 대가는 듀티 9.6 %라서 컨트롤러는 약 70 %를 내야 합니다. L_r을 30 µH로 두 배 늘리면 ZVS는 21 % 부하까지 넓어지지만 듀티 손실도 19 %로 두 배가 됩니다. 이 수치는 별도 Python 계산과 대조했고, t1은 L_r–C_eq 전이를 수치 적분한 결과와도 맞췄습니다.
흔한 실수
- 고전압에서의 소신호 C_oss를 쓰는 것. 필요한 에너지를 작게 잡게 되니 에너지 등가 값을 쓰세요.
- 변압기 권선 용량, 프로브나 스너버 용량처럼 스위치 노드에 붙어 C_eq를 키우는 것들을 빠뜨리는 것.
- '안전하게' 래깅 데드타임을 길게 잡는 것. t2를 지나면 노드가 되돌아가 ZVS가 깨집니다.
- 저압 입력에서의 듀티 손실을 확인하지 않고 아주 가벼운 부하의 ZVS에 맞춰 L_r을 정하는 것.
- 자화 전류를 무시하는 것. 자화 전류는 두 레그 모두를 돕고, L_m을 일부러 낮추는 것도 ZVS를 넓히는 방법이지만 순환 전류가 늘어납니다.
자주 묻는 질문
리딩 레그는 왜 거의 항상 ZVS가 되나요?
리딩 레그 전이 때는 출력 인덕터가 아직 1차로 반사되어 있어서, 스위치 노드를 대략 I_o/n의 단단한 전류원이 끌고 갑니다. 기본 예제에서는 400 pF를 400 V만큼 약 22 ns에 넘깁니다. 반사 전류가 작아지는 아주 가벼운 부하에서나 보통의 데드타임보다 오래 걸립니다.
C_oss에는 어떤 값을 넣어야 하나요?
에너지 조건에는 MOSFET 데이터시트의 버스 전압 기준 에너지 등가 출력 용량 C_o(er)를 쓰고, 타이밍에는 시간 등가 C_o(tr)이 더 가깝습니다. 슈퍼정션 MOSFET은 C_oss가 매우 비선형이라 둘이 몇 배 차이 날 수 있고, 결과도 그만큼 달라집니다. 변압기 권선 용량과 스위치 노드의 스너버 커패시터는 C_tr에 더하세요.
데드타임을 길게 잡으면 더 안전하지 않나요?
노드가 레일에 닿은 뒤 바디 다이오드는 L_r의 전류가 0까지 줄 때까지만 도통합니다. 그보다 늦게 켜면 전류가 이미 반전되어 노드가 되돌아가기 시작했고, 스위치는 전압을 안고 켜집니다. 그래서 이 계산기는 창의 양 끝을 모두 보여 주고, 기본 200 ns 예제는 에너지가 31 %까지 충분한데도 76 % 아래에서 ZVS를 잃습니다.
shim 인덕터를 달아야 하나요, 누설만으로 충분한가요?
L_r이 클수록 래깅 레그 ZVS가 깨지는 부하가 낮아지지만, 전류 반전도 늦어져서 듀티 손실과 프리휠 구간의 순환 전류가 늘어납니다. TI SLUA560 예제는 정격 부하에서 50 % 부하까지 ZVS가 되도록 shim 인덕터를 정합니다. 어디서 멈출지는 경부하 효율과 정격 부하 도통 손실, 최저 입력 전압에서의 듀티 여유를 어떻게 저울질하느냐에 달려 있습니다.
모델에 빠진 것은 무엇인가요?
프리휠 구간의 도통 손실, 정류기 전압 강하, 2차측 링잉, C_oss 비선형성, 적응형 데드타임 제어, 출력 인덕터가 불연속일 때의 자세한 동작은 넣지 않았습니다. DCM 경계 아래에서는 래깅 전류를 자화 전류만으로 보는데, 이는 대략적인 추정입니다.
계산 결과는 공학적 추정치입니다. 데이터시트, 시뮬레이션, 측정으로 설계를 확인하세요.